Hammer w szczegółach

Na MPF AMD ujawniło oficjalnie garść szczegółów o Hammerze: po pierwsze wcześniejsze plotki potwierdziły się i North bridge będzie zintegrowany z procesorem; wbudowany kontroler pamięci obsłuży DDRy (łącznie z PC2700). A zatem płyty główne pod Hammery będą musiały zawierać: sam procesor, south bridge i HyperTransport-AGP Bridge. Wspólnie będzie mogło pracować do 8 Hammerów, które będą kontaktować się przez HyperTransport. W dodatku każdy procesor będzie miał własny obszar pamięci - do 16GB w maksymalnie 8 DIMMach, przy czym inne procesory będą w stanie odczytywać dane z obszaru pamięci kontrolowanego przez dowolny procesor. Miejmy nadzieję, że za półtorej roku (premiera) ta architektura będzie wyglądała równie atrakcyjnie jak dzisiaj...