AMD pracuje nad układem dla centrów obliczeniowych

Uwaga - w sieci pojawiły się kompletnie mylące informacje odnośnie planów wydawniczych firmy AMD. Newsy podają (niestety również na rodzimych stronach), że do roku 2017 ma zadebiutować układ serwerowy składający się z 32 rdzeni Zen i rdzenia graficznego, który miałby stanowić serce układu. Doszło tutaj do pomieszania dwóch projektów w procesie twórczym redaktorów.
Dwa produkty, o których mowa w ów newsach to debiutujący na przełomie 2016 i 2017 układ APU dla serwerów. Zapewne również potężny układ, 8 lub 16 rdzeni Zen i wydajny układ graficzny. Kolejnym produktem jest EHP - czyli kolejny wielki krok dla komputerów.

"Eksaskalowe" chipy to nic innego jak układy, które posłużą do budowy komputerów o wydajności liczonej w eksaFLOPSach. 1 eksaFLOPS to 10^18 operacji zmiennoprzecinkowych na sekundę, bardziej obrazowo : 1000 petaFLOPSów, 1 000 000 teraFLOPSów lub 1 000 000 000 gigaFLOPSów. Procesory osiągają wydajność < 100 gigaFLOPSów, a najwydajniejsze karty graficzne około 5 teraFLOPSów. AMD wypuściło dokument do IEEE o badaniach nad takim układem.

Rozwiejemy kilka mitów z doniesień i wytkniemy ich absurd:

-Doniesienia mówiły o 14 nm procesie technologicznym. Nie da się (jest to fizycznie niemożliwe) zbudować takiego układu w tak wysokim procesie produkcyjnym. Prawdopodobnie nie uda się to również w 10 nm, raczej 7 nm i mniej. Chodzi tutaj oczywiście o 32 rdzenie zintegrowane z dużym rdzeniem graficznym, pamięcią i super szybkim komponentem sieciowym, o których to mowa w newsie. Pojedynczy chip nie będzie w stanie zapewnić takich mocy obliczeniowych jeszcze przez bardzo długo.

-Pamięć HBM2, która pojawia się w odkrywczych newsach, do takich komputerów będzie zdecydowanie zbyt wolna.

-Komponenty sieciowe, sugerowane w rozważaniach o eksaFLOPSOWych komputerach, powinny mieć przepływności rzędu 100-400 Gbit/s. Zintegrowanie 8 (patrz obrazek) w jednym chipie z 32 procesorami i kartą graficzną to sen wariata. Pomijając już fakt, że 4 portowe karty używane w telekomunikacji na przepływnościach 400 Gbit potrafią kosztować 500 000 Euro.

- AMD oficjalnie pisze, że takiego modułu należy się spodziewać w latach 2020-2023, a nie 2016-17. Co lepsza - ostrzegają, że wydanie może się opóźnić i nastąpić dopiero w 2025 roku.

- Inżynierowie AMD ciągle nie podjęli decyzji, czy w takim układzie znajdowały będą się rdzenie ARM czy x86.

Linki dla dociekliwych:
Dokument IEEE, który wywołał spekulacje:
IEEE
Blog AMD:
AMD